مشخصات پژوهش

عنوان	مقاله ارائه شده با عنوان پیاده سازی یک زیرسیستم دیکدرBCH برای گیرندهDVB-S2بر روی FPGA
نوع پژوهش	مقاله ارائه شده کنفرانسی
کلیدواژه‌ها	خطایابی ، اصلاح خطا ، دیکدر BCH
چکیده	در این مقاله یک زیر سیستم رمزگشاییFEC (Forward Error Correction)برای گیرنده ای با استاندارد DVB-S2 باFPGAپیاده سازی می شود. دیکدرFEC از سه بلوک تشکیل شده است: دیکدر هایDe-interleaver، LDPC و BCH . هدف اصلی این سیستم تصحیح بیت هایی است که به علت عبور از خط در طول انتقال خراب شدند. استاندارد DVB-S2 چندین طرح کدنویسی و روش های در هم تنیده را برای حفاظت از داده ها تعریف می کند و تمام پیکربندی ها در این پیاده سازی در نظر گرفته شده است. این مقاله ساختار و عملکرد زیر سیستمFEC (قسمت دیکدرBCH) ، چهارچوبی که برای اندازه گیری عملکرد آن مونتاژ شده ، و سنتز FPGA و نتایج عملکرد را ارائه می دهد.
پژوهشگران	علیرضا فضلی (نفر اول)، محمدرضا فضلی (نفر دوم)، زهرا سهرابی (نفر سوم)، روح الله بی باک (نفر چهارم)